This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

THIS PAGE BLANK (USPTG)

Japanese Patent Laid-open Publication No. HEI 9-261226 A

Publication date: October 3,1997

Applicant : K. K. MEIDENSYA

Title: PROGRAMMABLE CONTROLLER

5

10

15

20

(57) [Abstract]

When a controller collects the data for tracing [Problem] input/output, the volume of data is restricted and data cannot be synchronized among controllers. When a host apparatus collects the data, sampling the data at high speed becomes difficult and a load of data transmission is increased. In a programmable controller 1, an [Means of Solution] I/O controller 13 has a dual port memory 13, for storing input/output data with time data added there, and an I/O trace controller 15 for sampling the trace data from the data of the memory is provided. This controller includes a plurality of buffers for storing the I/O trace data sequentially while automatically switching from one to the other buffer. data of a buffer filled with data, of the respective buffers is transmitted to a host monitoring device system 3 through a LAN interface 14.

[0001]

[Technical Field of the Invention]

The present invention relates to a programmable

THIS PAGE BLANK (USPTO)

controller and more particularly to a method of tracing back input/output data.

[0010]

5 [Embodiment of the Invention]

Fig. 1 is a structure for tracing back, showing the embodiment of the invention. The same figure shows one of the respective programmable controllers 1, in which an I/O trace controller 15 as well as a CPU 11, a memory 12, an I/O controller 13, a LAN interface 14 is connected through a PC bus.

[0012]

10

At this point, the I/O controller includes a dual port

15 memory 13₁ as a memory for temporarily storing I/O data, which

permits access from the I/O trace controller 15 and enables

data transmission to a memory within the I/O controller 15.

[0013]

The I/O trace controller 15 is to sample the I/O trace

data from the I/O data transferred through the I/O controller

13, and a memory within the I/O trance controller 15 adopts

a double buffer method. When a first buffer becomes full of
the trace data, a second buffer stores the data. This memory
automatically switches between the two buffers to store data

by turns.

THIS PAGE BLANK (USPTO)

[0015]

5

The I/O trace data from the I/O device 2 is stored into the memory within the I/O trace controller 15 through the dual port memory 13_1 within the I/O controller 13. When the I/O trace data is stored into the memory, as shown in Fig. 2, sampling time data is added to the first word of the data and is stored in the buffers in a double buffer method. [0016]

In storing the I/O trace data in this double buffer method,

when the first buffer 15₁ becomes full and automatically
switched to the second buffer 15₂, the I/O trace controller
15 transmits the I/O trace data of the first buffer 15₁ to
the host monitoring device 3 through a LAN. Similarly, when
the second buffer 15₂ becomes full and the first buffer 15₁
starts to store the data, the I/O trace controller 15 transmits
the data of the second buffer 15₂ to the host monitoring device
3.

[0017]

Consequently, in this embodiment, data is transmitted to the I/O trace controller 15 through the dual port memory 131 within the I/O controller 13, which enables the program controller to collect the trace data in the shortest time of the programmable controller.

THIS PAGE BLANK (USPTO-

[0022]

[Effect of the Invention]

As mentioned above, the present invention is provided with the I/O trace controller for sampling the I/O trace data from the data which is temporarily stored in the dual port 5 memory of the I/O controller, and the I/O trace controller stores the I/O trace data into a plurality of buffers sequentially in a way of automatically switching and transmits the data of a buffer which becomes full to the host apparatus. Hence, according to the present invention, the trace data can 10 be collected by the programmable controller in the shortest time with the minimum memory capacity, a transmission load for transmitting the trace data to the host apparatus can be reduced and a large amount of data can be stored, and furthermore, the load of time data can establish a correlation with other 15 data.

THIS PAGE BLANK (USPTO)

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-261226

(43)公開日 平成9年(1997)10月3日


•				
終頁に続く				
番17号				
/号 株式会				
名)				
,				

(54) 【発明の名称】 プログラマブル・コントローラ

(57)【要約】

【課題】 入出カトレース用データをコントローラ自身で収集するとデータ量が制限され、コントローラ間のデータに同期が取れない。上位装置で収集すると高速サンプリングが難しく、データ伝送負荷も増す。

【解決手段】 プログラマブル・コントローラ1のI/Oコントローラ 第3は、入出力データを時刻データを付加して保存するデュアルポートメモリ13」を設け、メモリのデータからトレース用データをサンプリングする I/Oトレースコントローラ15を設け、このコントローラはI/Oトレース用データを複数のパッファに順次 自動切換で格納する複数のパッファを設け、各パッファのうちデータが満杯になったパッファのデータをLANインタフェース14を介して上位の監視装置3に伝送する。



【特許請求の範囲】

【請求項1】 I/O装置との間で入出カデータを授受するI/Oコントローラと、LANを介して上位装置との間でデータ伝送するLANインタフェースを備えたプログラマブル・コントローラにおいて、

前記 I / O コントローラは、入出力データを時刻データを付加して一時保存するデュアルポートメモリを設け、このデュアルポートメモリに一時保存されるデータから I / O トレース用データをサンプリングする I / O トレースコントローラを設け、

この I / Oトレースコントローラは、前記時刻データを持つ I / Oトレース用データを複数のパッファに順次自動切換で格納する複数のパッファを設け、各パッファのうち I / Oトレース用データが満杯になったパッファのデータを前記 L A N インタフェースを介して前記上位装置に伝送する手段を備えたことを特徴とするプログラマブル・コントローラ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、プログラマブル・コントローラに係り、特に入出力データのトレースバック方式に関する。

[00002]

【従来の技術】プログラマブル・コントローラは、その入出力(I/O)データをトレースパックすることにより入出力タイムチャートの作成やトレンドグラフ表示を可能にする。

【0003】この I / Oデータのトレースパック方式として、プログラマブル・コントローラ内に設けるサンプリング・プログラムにより I / Oデータをサンプリングする方式と、プログラマブル・コントローラに結合される上位装置により I / Oデータをサンプリングする方式がある。

【0004】図3は、上位装置としての監視装置により I/Oデータをサンプリングする場合を示す。複数のプログラマブル・コントローラ1がI/O装置2を通して制御対象と結合され、各プログラマブル・コントローラ1がLANを通して監視装置3にネットワーク結合されるシステムにおいて、プログラマブル・コントローラ1がI/O装置2を通して入出力するデータをLANを通して監視装置3に伝送し、監視装置3でサンプリングする。

[0005]

【発明が解決しようとする課題】プログラマブル・コントローラ自身で I / Oデータをサンプリングする方式は、高速サンプリングが可能であるが、プログラマブル・コントローラ内のメモリに I / Oデータを蓄積することになり、該メモリの容量によって長時間のトレースパックにはそのデータを保持できなくなる場合がある。 【0006】また、複数のプログラマブル・コントロー ラによる I / Oデータのサンプリングは、互いに同期が 取れていないため、各プログラマブル・コントローラ間 のデータの相関関係を把握しにくい。

【0007】一方、上位装置でサンプリングする方式は、LAN経由などデータ伝送手段を介してデータが転送されるため、高速サンプリングが難しくなる。また、伝送手段にはトレースパック用のI/Oデータが頻繁に伝送されるため、伝送手段の負荷が大きくなる。

【0008】本発明の目的は、I/Oデータを高速サンプリングしながら大量に保存でき、しかも伝送手段の負荷を最小限にするプログラマブル・コントローラを提供することにある。

[0009]

【課題を解決するための手段】本発明は、I/O装置との間で入出力データを授受するI/Oコントローラと、LANを介して上位装置との間でデータ伝送するLANインタフェースを備えたプログラマブル・コントローラにおいて、前記I/Oコントローラは、入出力データを付加して一時保存するデュアルポートメモリに一時刻データを付加して一時保存するデュアルポートメモリに一時のデュアルポートメモリに一時保存される「I/Oトレース用データをサンプリングレースコントローラは、前記時刻データを持つI/Oトレースコントローラは、前記時刻データを持つI/Oトレース用データを複数のバッファを設け、各バッファのうちI/Oトレース用データが満杯になったバッファのデータを前記LANインタフェースを介して前記上位装置に伝送する手段を備えたことを特徴とする。

[0010]

【発明の実施の形態】図1は、本発明の実施形態を示すトレースパックのための構成である。同図は、各プログラマブル・コントローラ1の1つを示し、CPU11、メモリ12、I/Oコントローラ13、LANインタフェース14の他に、I/Oトレースコントローラ15がPCバスで結合される。

【OOTIT】 LANインタフェース14は、プログラマーブル・コントローラ1がLANを通して監視装置3との間でデータ伝送するのに供される。 I/Oコントローラ13は、プログラマブル・コントローラ1がLANを通して複数のI/O装置2との間でデータ伝送するのに供される。

【0012】 ここで、I/Oコントローラには入出力されるI/Oデータを一時保存するメモリをデュアルポートメモリ131とし、このデュアルポートメモリ131にはI/Oトレースコントローラ15からもアクセスでき、該I/Oトレースコントローラ15内のメモリへの転送を可能にする。

【0013】 I/Oトレースコントロー夫15は、I/Oコントローラ13経由で入出力されるI/OデータからI/Oトレース用データのサンプリングを行うもの

で、内部のメモリはダブルバッファ方式とし、第1のバッファがトレース用データで満杯になると、第2のバッファにデータを格納するもので、データを2つのバッファに交互に格納する自動切換がなされる。

【0014】以上の構成において、プログラマブル・コントローラによる通常のI/Oデータの処理は、ルートA及びBで示すように、ルートAではI/Oコントローラ13が一定周期で入力データをサンプリングしてCPU11及びメモリ12へ送信し、ルートBではCPU11が演算した結果のデータを一定周期でI/O装置2へ出力する。

【0015】 I/O装置2からのI/Oトレース用データは、I/Oコントローラ13内のデュアルポートメモリ13」を介してI/Oトレースコントローラ15内のメモリに格納される。このメモリにI/Oトレース用データが格納されるときに、図2に示すように、データの最初のワードにサンプリング時刻データが付加され、また、ダブルバッファ方式で格納される。

② 【0016】このダブルバッファ方式によるI/Oトレース用データの格納において、第1のバッファ15₁が満杯になり、第2のバッファ15₂に自動切換を行ったとき、I/Oトレースコントローラ15は第1のバッファ15₁のI/Oトレース用データをLANを介して監視装置3に伝送する。同様に、第2のバッファ15₂が満杯になり、第1のバッファ15₁へのデータ格納が開始されたときにI/Oトレースコントローラ15が第2のバッファ15₂のデータを監視装置3に伝送する。

【0017】したがって、本実施形態では、I/Oコントローラ13内のデュアルポートメモリ13」を介してI/Oトレースコントローラ15にデータを転送するため、プログラマブル・コントローラの動作可能な最短の時間でトレース用データの収集ができる。

「【00018】また、I/Oトレース用データのサンプリーングをI/Oトレースコントローラ15が行うため、プログラマブル・コントローラ1内にデータサンプリング用のプログラムを用意することを不要にする。

【0019】また、I/Oトレースコントローラ15では、I/Oトレース用データを2つのパッファに交互に格納し、一方のパッファへのデータ格納中に満杯になった他方のパッファのデータを監視装置3に伝送しておくため、I/Oトレースコントローラ15内のメモリを最小限に抑えると共に、監視装置3へのデータ伝送が間欠

的になってLANの負荷が軽減される。また、監視装置 3への伝送によって大量のトレース用データ保存が可能 となる。

【0020】また、I/Oトレース用データのサンプリングは、先頭のワードに時刻データが負荷されているため、複数のプログラマブル・コントローラから監視装置3に伝送されるもこれら複数のデータ間の時間関係が明確にされ、データ間の相関関係を確実に保持できる。

【0021】なお、I/Oトレースコントローラに設けるパッファは2つに限らず、同等の容量のものを3つ以上に領域分離し、監視装置3への伝送効率上好ましい容量に分割することができる。

[0022]

【発明の効果】以上のとおり、本発明によれば、I/Oコントローラのデュアルポートメモリに一時保存されるデータからI/Oトレース用データをサンプリングするI/Oトレースコントローラを設け、このI/OトレースコントローラがI/Oトレース用データを複数のバッファに順次自動切換で格納して満杯になったパッファのデータを上位装置に伝送するようにしたため、プログラマブル・コントローラの動作可能な最短の時間かつ最小のメモリ容量でトレース用データを収集でき、トレース用データを上位装置へ伝送するのに伝送負荷を軽減して大量のデータ保存ができ、さらに時刻データの負荷により他のデータとの相関関係を確保できる。

【図面の簡単な説明】

【図1】本発明の実施形態を示すトレース用データ収集 のための構成図。

【図2】実施形態におけるトレース用データの格納態様図。

【図3】監視装置を用いてトレース用データをサンプリ ングする従来方式の例。

【符号の説明】

1…プログラマブル・コントローラ

2… I / O装置

3…監視装置

13… I/Oコントローラ

13,…デュアルポートメモリ


14…LANインタフェース


15…1/0トレースコントローラ

151、152…パッファ










【図3】

監視装置を用いてサンプリングする従来方式の例



フロントページの続き

(51)Int.Cl.6

識別記号

庁内整理番号

FΙ

技術表示箇所

G 0 6 F 13/00

353

H O 4 L 11/00

3 1 0 C

H 0 4 L 12/46

12/28